随着集成电路制造技术持续演进，堆叠纳米片环栅场效应晶体管（Stacked Nanosheets GAA FET）在3纳米以下节点将替代传统鳍型晶体管（FinFET），进一步推动半导体产业发展。然而，面对大规模制造的需求，GAA晶体管技术需突破N型与P型器件工作电流（Ion）严重失配和阈值电压（Vth）调控困难等挑战。这对纳米片沟道材料和高κ金属栅材料提出了更多的技术创新要求。因此，针对GAA晶体管进行器件结构创新，已成为未来逻辑器件工艺研究的重要方向。 近日，中国科学院微电子研究所先导中心研究员殷华湘团队基于主流GAA晶体管的制造工艺，在体硅衬底上通过调整SiGe/Si叠层外延中底部SiGe层的Ge含量，并在后栅沟道中采用纳米级高选择比SiGe层刻蚀技术，设计并制备出沟道结构类似鱼骨状的GAA器件（FishboneFET）。由于在传统堆叠Si纳米片间引入额外的应变SiGe nano-fin结构，在相同的平面投影面积下大幅增加了GAA器件中的沟道导电面积并提升了P型器件的驱动性能。相比同类型的树型（Tree-like）GAA器件（TreeFET），该研究设计的FishboneFET进一步改善了N型与P型器件的电学性能失配问题，并利用单一功函数金属栅材料实现了面向CMOS器件的阈值调控，解决了FishboneFET晶体管在CMOS集成中的关键问题。基于上述创新技术，科研团队研制出兼容主流GAA器件工艺的CMOS FishboneFET和TreeFET器件，获得高的N/PFET器件电流开关比，在单一功函数金属栅下获得更为平衡的N型与P型GAA器件驱动性能匹配。研究发现，N型TreeFET和FishboneFET在抑制短沟道器件的漏致势垒降低（DIBL）效应上更具优势，且TreeFET较FishboneFET具有更低的DIBL效应。科研团队提出了应变SiGe nano-fin中的价带补偿理论，解释了新结构中的特殊电学效应，为新型GAA晶体管导入高性能CMOS集成电路应用建立了关键技术路径。 近日，相关研究成果以Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate为题，发表在《电气和电子工程师协会电子器件快报》（IEEE Electron Device Letters）上，并被选为主编重点推荐和“亮点文章”（Editors' Picks）。研究工作得到中国科学院战略性先导科技专项（A类）和国家自然科学基金等的支持。 论文链接（a）新型FishboneFET与TreeFET结构的TEM结果；（b）堆叠SiGe/Si层中SiGe材料双端刻蚀深度随Ge含量变化趋势；（c）100nm栅长器件的Ids-Vgs特性@Vdsat=±0.9V；（d）器件的DIBL效应随栅长变化关系；（e）Si NS和应变SiGe nano-fin的能带示意图。